Inside LSI〜IBMの65nm向けバラつき対策 設計時に製造歩留まりを見積もり
日経マイクロデバイス 第248号 2006.2.1
掲載誌 | 日経マイクロデバイス 第248号(2006.2.1) |
---|---|
ページ数 | 7ページ (全7785字) |
形式 | PDFファイル形式 (430kb) |
雑誌掲載位置 | 53〜59ページ目 |
微細化が進むにつれて,増大するプロセス・バラつき。65nm(hp90)ノードでは製造時のプロセス制御だけではバラつきを抑えきれない。このため設計時にバラつき対応策を施さないと,歩留まりが上がらず,チップをいくら作っても利益が出ない恐れがある。米IBM Corp.はこうした事態を見越して,設計段階で製造歩留まりを見積もる技術を先行して開発してきた。同社はその技術を65nmのASICに適用し,バラつき…
記事の購入(ダウンロード)
購入には会員登録が必要です 会員登録はこちら
価格 550円(税込)
他のIDで購入する
G-Search ミッケ!は雑誌を記事ごとに販売するサービスです。
この記事は「7ページ(全7785字)」です。ご購入の前に記事の内容と文字数をお確かめください。
(注)特集のトビラ、タイトルページなど、図案が中心のページもございます。
- Cover Story Part3 MEMSセンサー,携帯電話機に大量搭載へ〜Part3 加速度センサー CMOSとの混載で小型化 米Analog Devicesが先導
- Special Feature 日本再生への提言 連載(3)●教育論〜連載(3)●教育論 近視眼的な即戦力養成から 自ら考える力を磨く教育へ
- Inside LSI〜材料や原理の見直し進む新型メモリー 見えたPRAMの実用化
- Inside FPD〜印刷・室温プロセスで 大画面FPDを安く作る
- Inside FPD 印刷・室温プロセスで,大画面FPDを安く作る〜印刷法で5型有機ELパネルを試作 精細度70ppi,輝度バラつき±4%を実現