解説［ＬＳＩ製造］〜Ｃｕ，ｌｏｗ−ｋだけでは不十分　米国プロジェクトから成果続出
日経マイクロデバイス　第193号　2001.7.1

この記事の情報
掲載誌	日経マイクロデバイス　第193号（2001.7.1）
ページ数	6ページ　（全5423字）
形式	PDFファイル形式　（134kb）
雑誌掲載位置	139〜144ページ目

配線実装学会Ｃｕ配線や低誘電率（ｌｏｗ−ｋ）膜だけでは到底超えられない高速化の壁を打破する新しいＬＳＩ配線技術が，米国の国家プロジェクトから続々と登場している。１万２０００ピン／ｃｍ２という超高密度の接続端子を使ってＬＳＩ配線を削減する技術や３次元的なチップ接続によってＬＳＩ配線の設計余裕度を拡大する技術などＬＳＩ配線技術と実装技術との融合によって高速化を図る。国際半導体技術ロードマップ（ＩＴＲＳ…