技術レター［ＬＳＩ製造＆ＬＳＩ設計］〜５０ｎｍ以下のＭＯＳ　ＦＥＴや　ひずみＳｉに注目が集まった　「ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ」
日経マイクロデバイス　第193号　2001.7.1

この記事の情報
掲載誌	日経マイクロデバイス　第193号（2001.7.1）
ページ数	1ページ　（全497字）
形式	PDFファイル形式　（26kb）
雑誌掲載位置	31ページ目

微細化トランジスタ学会　２００１年６月１２日〜１４日に京都で開かれた「２００１　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ」では，ゲート長５０ｎｍ以下のプレーナ型ＭＯＳ　ＦＥＴに関する試作結果やシミュレーション結果が相次いだ。これまでは０．１〜０．０７μｍでＭＯＳ　ＦＥＴが限界に達する可能性が指摘され，新構造の検討が活発化していた。米Ａｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｅｖｉｃｅｓ，　Ｉ…