解説［ＬＳＩ設計］〜富士通●自動でタイミング最適化　ＶＬＩＷプロセサの設計効率向上
日経マイクロデバイス　第192号　2001.6.1

この記事の情報
掲載誌	日経マイクロデバイス　第192号（2001.6.1）
ページ数	3ページ　（全3519字）
形式	PDFファイル形式　（317kb）
雑誌掲載位置	125〜127ページ目

富士通　電子デバイス事業本部第二システムＬＳＩ事業部助村　隆郎　微細化とともに配線遅延が無視できなくなってきた。仮配線モデルで計算したタイミングと実レイアウト後のタイミングがかい離している。対策としてわれわれは早期からフィジカル・シンセシス・ツールを試用してきた。各社のツールは，それぞれ論理設計寄りだったり，レイアウト寄りだったり，またプッシュ・ボタン式の一発処理型や途中でのチューニングが可能なタ…